tady mají loňskou prezku https://www.tachyum.com/assets/img/Tachyum%20Hotchips%202018.pdf, out-of-order instrukce s in-order výkonem :)
myslím, že jsem někde slyšel, že to je out-of-order CPU, pokud by to tak nebylo, nelze čekat pouze 50% zpomalení u x86 emulace. Compiler zná mnohem větší část kódu než se vejde do registru, proto nejspíš chtějí nechat kód připravit, aby se vyhnuli ztrátě výkonu.
Prezentované hodnoty vypadají velice dobře, chtělo by to vidět instrukční sadu a nějaké podrobnosti. Nejspíš jedou na masivní paralelismus a vektorové instrukce, jak se ale vypořádají s různými lahůdkami, které to celé pal zpomalují teprve uvidíme.